應用感應耦合等離子體技術首次實現了對銻化銦薄膜的幹法刻蝕.
列舉一些對本技術發展帶有突破*意義的里程碑，並敘述幹法刻蝕技術在微電子學和光電子學等重要應用領域的作用。
硅片的一部分經掩膜後進行sf6幹法刻蝕，從而使集流器能夠連接到外電路上。
目前，刻蝕技術已經成爲集成電路生產中的標準技術，幹法刻蝕設備亦成爲關鍵設備。
等離子體低溫刻蝕是一種針對高深寬比結構的幹法刻蝕技術。
對硅的幹法刻蝕技術是現代半導體工業中非常重要的一項工藝。
在器件中引入增益耦合機制以提高單模成品率，並採用感應耦合等離子體幹法刻蝕技術以降低調製器電容。
與傳統溼法腐蝕比較，幹法刻蝕具有各向異*、對不同材料選擇比差別較大、均勻*與重複*好、易於實現自動連續生產等優點。
